Veuillez choisir le dossier dans lequel vous souhaitez ajouter ce contenu :
Résumé de la communication
L’évolution des semi-conducteurs peine à sustenter, à elle seule, la demande pour des FPGA plus denses et plus rapides. À un point tel qu’il est probable que les concepteurs et les fabricants devront abandonner les méthodologies de conceptions synchrones au profit d’une méthodologie "Globalement Asynchrone" et "Localement Synchrone" (GALS) supportant mieux les contraintes de synchronisation globale. En ce sens, nous proposons une nouvelle architecture hybride pour FPGA supportant à la fois les logiques synchrones et GALS. L’objectif de la recherche consiste à proposer une nouvelle architecture qui semble inchangée pour les conceptions synchrones existantes, mais pourvue des composants nécessaires aux transferts GALS. Pour ce faire, nous avons établi la liste des composants de base aux transferts GALS, où nous différencions les composants à implémenter dans la logique interne du FPGA de ceux qui doivent être intégrés à l’architecture. Par la suite, nous avons proposé une série d’équations, complète et suffisante, pour l’analyse temporelle des composants intégrés. Finalement, nous présentons les résultats de simulations et un exemple d’application qui démontrent la viabilité de l’architecture proposée. Les résultats démontrent que des changements mineurs suffisent à une cellule standard de FPGA pour supporter la logique GALS. Ceci implique des modifications mineures aux outils existants et favorise la transition des conceptions synchrones aux conceptions GALS.
Vous devez être connecté pour ajouter un élément à vos favoris.
Veuillez vous connecter ou créer un compte pour continuer.
Outils de citation
Citer cet article :
MLA
APA
Chicago
Ajouter un dossier
Vous pouvez ajouter vos contenus préférés à des dossiers organisés. Une fois le dossier créé,
vous pouvez ajouter un article ou un contenu de la liste ou de la vue détaillée au dossier sélectionné dans la liste.