Veuillez choisir le dossier dans lequel vous souhaitez ajouter ce contenu :
Résumé de la communication
Les FPGA commerciaux sont utilisés par un nombre croissant de concepteurs, car ils offrent un environnement de prototypage attirant pour les conceptions synchrones. Par contre, la taille surdimensionnée des plus récents FPGA complexifie la synchronisation globale et force une nouvelle approche. En ce sens, les conceptions "Globalement Asynchrone", mais "Localement Synchrone" (GALS) offrent la simplicité des conceptions synchrones tout en repoussant les limites liées à la surface. L’objectif de la recherche consiste à implémenter les composants nécessaires pour le support de la logique GALS dans les FPGA synchrones de grande taille. Pour ce faire, nous avons déterminé les composants asynchrones utiles ou nécessaires aux conceptions GALS ainsi qu’une méthode d’implémentation de ces composants à l’aide de ressources internes aux FPGA. Nous avons également explicité les limites opérationnelles de ces composants dont l’élément-C de Müller, un élément essentiel à la logique GALS et à l’applicabilité de la méthode, fait partie. Finalement, ces composants ont été implémentés sur un Virtex-II de la compagnie Xilinx pour vérifier lesdites limites. Les résultats obtenus démontrent que les composants proposés sont suffisamment simples pour être implémentés à l’aide d’outils de conception automatisée (EDA) existants et qu’ils réduisent le fardeau des concepteurs. Ils présentent aussi le compromis nécessaire sur les performances pour assurer la stabilité d’un circuit GALS.
Vous devez être connecté pour ajouter un élément à vos favoris.
Veuillez vous connecter ou créer un compte pour continuer.
Outils de citation
Citer cet article :
MLA
APA
Chicago
Ajouter un dossier
Vous pouvez ajouter vos contenus préférés à des dossiers organisés. Une fois le dossier créé,
vous pouvez ajouter un article ou un contenu de la liste ou de la vue détaillée au dossier sélectionné dans la liste.