Veuillez choisir le dossier dans lequel vous souhaitez ajouter ce contenu :
Résumé du colloque
Le long du procédé 1.5 µm-CMOS, les dispositifs subissent des traitements thermiques et de plasma qui influencent leur comportement électrique ultérieur. L’interface Si/SiO2, élément clé, est justement le plus sensible face à ces traitements. Malgré le grand nombre d’études sur ce sujet, la nature microscopique et les mécanismes de création des défauts de l’interface ne sont pas complètement élucidés à ce jour. Dans ce travail, nous étudions cette interface par la méthode de spectroscopie DLTS (Deep Level Transient Spectroscopy) à certaines étapes de la fabrication CMOS. Aussi, une déviation par rapport au processus standard est effectuée; nous remplaçons la gravure sèche de polysilicium, servant à isoler la grille, par une gravure humide. Les mesures effectuées montrent des pics élargis qui apparaissent à E1=Ec-0.25 eV et à E2=Ec-0.39 eV avant tout traitement thermique à haute température (> 400°C). Nous trouvons que les niveaux E1 et E2 dépendent du type de gravure. Par contre, le traitement à température plus élevée est plus significatif dans le cas de la gravure sèche. Nous avons aussi observé que le traitement à haute température (950°C) est bénéfique pour les échantillons. En effet, le niveau Et1 disparaît et la concentration d’états d’interface diminue. Enfin, nous fournissons une étude comparative avec les résultats de la littérature.
Vous devez être connecté pour ajouter un élément à vos favoris.
Veuillez vous connecter ou créer un compte pour continuer.
Outils de citation
Citer cet article :
MLA
APA
Chicago
Ajouter un dossier
Vous pouvez ajouter vos contenus préférés à des dossiers organisés. Une fois le dossier créé,
vous pouvez ajouter un article ou un contenu de la liste ou de la vue détaillée au dossier sélectionné dans la liste.