Colloque

Réduction de la consommation de puissance dans les ASIC/SOC en technologie sub-micron

Khelifi Djoudi

Membre a labase

Khelifi Djoudi

Résumé de la communication

La réduction de la consommation de puissance dans des applications SoC est devenue un grand défi pour les concepteurs des circuits intégrés and et des systèmes complexes. Cet aspect est considéré dés le début des spécifications de la conception. Les techniques les plus avancées pour la réduction de la puissance peuvent être intégrées à différentes phases de la conception: a- Au niveau spécification b- au niveau codage RTL du design c- au niveau Synthèses { synthèse logique and physique} d- au niveau DFT e- au niveau ATPG f- au niveau Layout g- au niveau production. Différentes techniques sont utilisées à chaque phase en fonction de la complexité de l’application et de la technologie utilisée'.

Résumé du colloque

Notre colloque accueillera un conférencier invité de marque, expert reconnu internationalement et chef de fil dans l’un des thèmes liés au sujet principal. Ceci permettra de hausser le calibre du colloque et s’assurer d’une participation maximale de nos membres et leurs étudiants aux cycles supérieurs, ainsi que de la part de tous ceux qui sont impliqués dans la recherche tant au niveau académique qu’industriel.