Colloque

Une approche de compilation pour des architectures à logique reconfigurable

Nadjiba Sahraoui

Aboulhamid El Mustapha

Guy Bois

Membre a labase

Nadjiba Sahraoui

Résumé du colloque

Notre projet est lié directement à la technologie de la logique programmable, utilisée à l'heure actuelle pour créer des structures de contrôles et des chemins de données reconfigurables. L'intérêt et le défi technologique résident dans l'intégration de plusieurs aspects avancés de la compilation et de la synthèse d'une application dédiée, allant de l'analyse à la génération du code pour des FPGA, en passant par l'analyse statique, les transformations, génération de code, mapping physique, etc. Parmi les transformations auxquelles nous nous intéressons dans ce projet sont celles qui optimisent la localité (cache and memory locality). En effet, plusieurs compilateurs aujourd'hui sont capables de détecter du parallélisme au niveau des boucles, mais la performance du code qu'ils produisent est typiquement pauvre. Pour optimiser la localité, le compilateur doit garder la trace des accès aux données pour permettre une gestion explicite de la donnée. Par la suite, le compilateur devra optimiser les calculs en changeant l'ordre d'exécution des opérations et/ou restructurant la donnée. Comme première étape de notre projet, nous avons appliqué une analyse de dépendances sur nos programmes. Nous implémentons actuellement une approche d'analyse de vie d'une variable, qui nous permettra d'estimer la taille du cache. Nous utilisons SUIF (Stanford University Intermediat Format) comme infrastructure pour l'implémentation et évaluation de nos transformations.

Contexte

Section :

Génie électrique

Thème du colloque :

Génie électrique

Responsables :

Éric Dubois

Hôte : Université d’Ottawa

Découvrez d'autres communications scientifiques

Dans le même colloque
Du même congressiste

Titre du colloque :

Génie électrique

Interfaces machines/vision numérique appliquées à la métrologie - comparateur optique et machine à …

Jean-François Méthot

Modélisation probabiliste des harmoniques d'un convertisseur

Mohammed Eljihad

Une nouvelle boîte d’outils pour l’analyse dynamique des réseaux électriques

Yueying He

Voir tous les contenus de ce colloque

Autres communications du même congressiste :

Thème du colloque :

Génie électrique

Exploiter le modèle des polytopes pour estimer la taille mémoire d'une application DSP

Nadjiba Sahraoui

Étude de l’implantation d’un serveur d’objets dans une base de données orienté-objet

Nadjiba Sahraoui

Exploiter le modèle des polytopes pour estimer la taille mémoire d'une application DSP

Nadjiba Sahraoui