Colloque

Une nouvelle boucle à verrouillage de phase entièrement intégrée CMOS avec une basse gigue de phase et un temps de verrouillage modeste

Y. Fouzar

M. Sawan

Y. Savaria

Membre a labase

Y. Fouzar

Résumé du colloque

Dans les systèmes de transmission de données à grande vitesse, entre le moment où le récepteur reçoit sans interruption des données, des erreurs peuvent être induites dans la conversion sérielle-à-parallèle de données, à cause d'une déviation de fréquence des deux horloges de fonctionnement de l'émetteur et du récepteur. Un paramètre principal qui peut mener à de telles erreurs est la variation d'alimentation (bruit de basse fréquence sur l'alimentation). Pour combattre de telles variations, une correction rapide est exigée. L'objectif principal de ce travail est de proposer une boucle à verrouillée de phase robuste pour des systèmes de communication. Le circuit proposé, dans le cadre de ce projet, utilise deux boucles de retour. Une boucle à réglage grossier, et une boucle à réglage fin. La boucle à réglage grossier est basée sur un convertisseur très simple et rapide de fréquence-à-tension, qui exige une petite zone de silicium pour la mise en place. L'architecture globale du PLL proposé se compose d'un détecteur de phase et de fréquence (PFD), d'une pompe de charge, d'un filtre passe-bas intégré dans la puce, d'un oscillateur différentiel contrôlé par tension (DVCO), d'un contrôleur et de deux convertisseurs identiques de fréquence-à-tension (FVC). Le détecteur de phase et de fréquence (PFD) détecte la différence de phase et de fréquence entre l'horloge de référence (Ref_clk) et l'horloge de la boucle de retour. Basé sur ces différences, il produit deux impulsions de contrôle UP et DOWN. La pompe de charge comporte une source de courant constante (CCS) et deux commutateurs. Le CCS produit un courant constant, qui s'ouvre ou se ferme dépendant des impulsions du contrôle du PFD afin de charger ou décharger le condensateur intégré, pilotant le signal de commande de DVCO. Le condensateur est un filtre passe-bas limitant la cadence du changement de la tension à travers ce dernier. Le DVCO se compose d'un convertisseur tension-à-courant suivi d'un oscillateur différentiel commandé par courant. La topologie proposée utilise une version adaptée d'un convertisseur rapide et simple de fréquence-à-tension, qui fournit une tension de sortie. Cette tension est monotone et augmente par étapes avec le changement de fréquence. Ce FVC a deux fonctions. La première est de fournir un temps de verrouillage modeste pour le système, et la seconde est de fournir les informations d'erreur surveillées du VCO qui est induit par des variations de l'alimentation. Ainsi, un temps de verrouillage modeste et une stabilité plus élevée du système est réalisé. Ces deux facteurs imposent des conditions contradictoires dans une architecture standard des PLL.

Contexte

Section :

Colloque GRIAO sur la micro-électronique et l'architecture des ordinateurs

Thème du colloque :

Colloque GRIAO sur la micro-électronique et l'architecture des ordinateurs

Responsables :

El Mostapha Aboulhamid

Hôte : Université de Montréal

Découvrez d'autres communications scientifiques

Dans le même colloque
Du même congressiste

Titre du colloque :

Colloque GRIAO sur la micro-électronique et l'architecture des ordinateurs

Développement d'estimateurs pour une application de communication à haute vitesse

I. Campagna

L'analyse de la largeur minimale des impulsions à propager en association des circuits logiques

L. Wang

Protection de la propriété intellectuelle des implémentations des fonctions séquentielles

M. Kharroubi

Voir tous les contenus de ce colloque

Autres communications du même congressiste :

Thème du colloque :

Colloque GRIAO sur la micro-électronique et l'architecture des ordinateurs

Une nouvelle boucle à verrouillage de phase entièrement intégrée CMOS avec une basse gigue de phase…

Y. Fouzar

Une nouvelle boucle à verrouillage de phase entièrement intégrée CMOS avec une basse gigue de phase…

Y. Fouzar