Veuillez choisir le dossier dans lequel vous souhaitez ajouter ce contenu :
Filtrer les résultats
Colloque
Les expressions de Poage permettent de trouver tous les tests qui détectent une faute simple ou multiple dans un circuit logique combinatoire ou séquentiel. Le but de cette communication est de montrer comment ces expressions peuvent être utilisées pour faire une étude diagnostique complète d'un circuit logique, et de présenter une implantation simulée d'un générateur de tests et d'un simulateur de fautes basés sur les expressions de Poage. Nous exposerons aussi des projets de développements futurs et comparerons les possibilités d'un tel système à d'autres algorithmes de génération de tests et simulateurs de fautes.
Colloque
Les expressions de Poage permettent de trouver tous les tests qui détectent une faute simple ou multiple dans un circuit logique combinatoire ou séquentiel. Le but de cette communication est de montrer comment ces expressions peuvent être utilisées pour faire une étude diagnostique complète d'un circuit logique, et de présenter une implantation simulée d'un générateur de tests et d'un simulateur de fautes basés sur les expressions de Poage. Nous exposerons aussi des projets de développements futurs et comparerons les possibilités d'un tel système à d'autres algorithmes de génération de tests et simulateurs de fautes.
Colloque
Les expressions de Poage permettent de trouver tous les tests qui détectent une faute simple ou multiple dans un circuit logique combinatoire ou séquentiel. Le but de cette communication est de montrer comment ces expressions peuvent être utilisées pour faire une étude diagnostique complète d'un circuit logique, et de présenter une implantation simulée d'un générateur de tests et d'un simulateur de fautes basés sur les expressions de Poage. Nous exposerons aussi des projets de développements futurs et comparerons les possibilités d'un tel système à d'autres algorithmes de génération de tests et simulateurs de fautes.
Colloque
Un nouvel algorithme de traduction à la sortie pour l'arithmétique résiduelle est proposé. Cet algorithme est axé sur un choix précis de bases. D'autre part, il est démontré que les propriétés arithmétiques de certains systèmes résiduels peuvent être utilisées pour accélérer les algorithmes de traduction à la sortie déjà connus et en réduire le coût d'implantation. Or, des algorithmes de traduction à la sortie déjà existants peuvent être incorporés dans l'algorithme proposé. Ce nouvel algorithme permet donc l'application d'algorithmes qui seraient trop coûteux à implanter sous leur forme générale.
Colloque
Nous étudions le comportement de certains circuits décodeurs en présence des fautes simples, solides et logiques de type valeur-constante-1 (v-c=1) et valeur-constante-0 (v-c=0). Nous démontrons que les circuits décodeurs étudiés produisent rarement d'erreurs en présence de ces fautes; de plus, lorsqu'elles surviennent, ces erreurs sont facilement détectables par des circuits de détection. Nous comparons ensuite diverses réalisations des circuits de détection d'erreurs.
