Veuillez choisir le dossier dans lequel vous souhaitez ajouter ce contenu :
Filtrer les résultats
Colloque
La présentation a pour but de soulever les défis apportés par le design et la vérification logicielle/matérielle du WaferIC, un circuit intégré à l'échelle de la tranche. Le WaferIC est un substrat programmable en cours de développement qui permettra, une fois réalisé, de faciliter et d’accélérer le prototypage rapide de systèmes numériques. Un environnement de vérification matérielle a été mis au point en SystemC et un modèle numérique du WaferIC a été codé en VHDL. La méthodologie de vérification matérielle du WaferIC sera présentée ainsi que le bilan du projet à ce jour. Le WaferIC est la pièce maîtresse permettant …
Colloque
Cet article présente un réseau d'interconnexions programmable, prenant place au sein d'un circuit intégré multi-réticulaire. Ce circuit intégré propose comme principale fonctionnalité l'équivalent d'un PCB programmable, visant le domaine du prototypage rapide de systèmes numériques. Le réseau multi-dimensionnel, appelé WaferNet, peut interconnecter dynamiquement n'importe quelle paire de billes d'un composant déposé à la surface du PCB programmable. Deux architectures de crossbars sont implémentées et comparées, l'une basée sur des points de contact indépendants et l'autre basée sur des multiplexeurs standards. Les résultats de l'implémentation montrent que l'architecture utilisant des multiplexeurs est la plus adaptée à notre application, et démontrent la …
Colloque
Design space exploration is a delicate process whose success lay on the designers’ shoulders. It is often based on a trial-and-error approach. Some basic metrics can be used to guide this process. In this paper, we explore accelerating loops from C-based specifications. We built a framework in which a design style, such as software-oriented, ASIP-oriented, or ASIC-oriented design, can be specified. Then, we propose new loop-oriented metrics that deliver some insight in the memory-computation tradeoff. They help to determine which aspects of the design between data accesses and ALU/Control operations limit or allow leveraging the loop acceleration opportunities. We also …
Communication
La problématique de l'estimation de la taille mémoire d'un système intégré a été très peu exploré par les travaux de recherche. Pourtant, l'espace mémoire est un critère important à considérer dans les systèmes dédiés, puisqu'il contribue significativement à l'espace total du chip, qui lui-même détermine directement le coût du système. À notre avis, le nombre restreint de méthodes de résolution de ce problème revient sans doute au fait que la taille mémoire est un concept qui ne peut être représenté explicitement, contrairement aux fonctions de coût comme le temps d'exécution qui lui, a une forme assez simple et directe. L'approche …
Colloque
Les techniques et les outils d'estimation de performance aident les concepteurs d'ordinateurs à choisir l'architecture la plus convenable, et les programmeurs à optimiser l'implémentation des applications. Dans ce papier, nous présentons un outil d'estimation de performance, basé sur une approche statique, appelé C_PerfEstim. À partir d'une spécification écrite en langage C selon la norme ANSI et d'une description de l'architecture d'un processeur parallèle de type "Very Long Instruction Word" (VLIW), C_PerfEstim produit des éléments d'ordonnancement, des éléments d'allocation, et des bornes inférieure et supérieure sur le temps d'exécution de cette spécification. Nous évaluons notre outil par plusieurs "Benchmark" connus dans …
