Veuillez choisir le dossier dans lequel vous souhaitez ajouter ce contenu :
Filtrer les résultats
Colloque
La vérification fonctionnelle s’avère une phase critique dans le flux de conception. A ce niveau, les technologies actuelles sont incapables de relever les défis posés par la complexité des "design". Alors que, au niveau du test structurel, les techniques sont améliorées et entièrement automatisées permettant de tester des circuits complexes en quelques secondes et de couvrir la majorité des noeuds sans effort. Dans cette affiche, nous établissons les relations existantes entre les "Dark corners" (nœuds difficiles a vérifier) niveau RTL, et les "hard faults" (nœuds difficiles a tester) niveau portes logiques. Nous explorons de même la réutilisation des vecteurs de …
Colloque
Les FPGA commerciaux sont utilisés par un nombre croissant de concepteurs, car ils offrent un environnement de prototypage attirant pour les conceptions synchrones. Par contre, la taille surdimensionnée des plus récents FPGA complexifie la synchronisation globale et force une nouvelle approche. En ce sens, les conceptions Globalement Asynchrone, mais Localement Synchrone (GALS) offrent la simplicité des conceptions synchrones tout en repoussant les limites liées à la surface. L’objectif de la recherche consiste à implémenter les composants nécessaires pour le support de la logique GALS dans les FPGA synchrones de grande taille. Pour ce faire, nous avons déterminé les composants asynchrones …
